Otobüs işlevsel modeli - Bus functional model

Bir Bus Fonksiyonel Modeli veya BFM (İşlem Doğrulama Modeli veya TVM olarak da bilinir),sentezlenebilir bir yazılım modeli entegre devre bir veya daha fazla harici veriyolu içeren bileşen. Modelin vurgusu, gerçek donanımı oluşturmadan ve test etmeden önce sistem veri yolu işlemlerini simüle etmektir. BFM'ler genellikle aşağıdaki görevler olarak tanımlanır: Donanım açıklama dilleri (HDL'ler), karmaşık dalga formları ve protokoller aracılığıyla doğrulama altında tasarıma uyarıcı uygulayan. Bir BFM genellikle aşağıdaki gibi donanım tanımlama dilleri kullanılarak uygulanır: Verilog, VHDL, SystemC veya SystemVerilog.

Tipik olarak, BFM'ler iki taraflı bir arayüz sunar: Bir arayüz tarafı sürücüler ve veriyolu protokolüne göre düşük seviyeli sinyalleri örnekler. Diğer tarafta, otobüs işlemlerini oluşturmak ve bunlara yanıt vermek için görevler mevcuttur. BFM'ler genellikle, test edilen bir tasarımın veri yolu arabirim bağlantı noktalarının uygun BFM'lere bağlandığı simülasyon test tezgahları oluşturmak için yeniden kullanılabilir yapı taşları olarak kullanılır.

BFM'lerin diğer bir yaygın uygulaması, aşağıdakiler için ikame modellerin sağlanmasıdır. IP Bileşenler: Bir ağ listesi veya bir IP bileşeninin RTL tasarımı yerine, üçüncü taraf bir IP tedarikçisi yalnızca doğrulama amaçlarına uygun bir BFM sağlayabilir. Şeklinde gerçek IP bileşeni geçit düzeyinde ağ listesi doğrudan dökümhaneye IP sağlayıcı tarafından sağlanabilir.

Geçmişte, BFM sentezlenemeyen bir varlık olarak ele alındı, ancak son zamanlarda BFM'ler de sentezlenebilir modeller olarak mevcut hale geliyor.

İşlem Doğrulama Modelleri

BFM'ler bazen TVM'ler veya İşlem Doğrulama Modelleri olarak anılır. Bu, modelin otobüs işlemlerinin, otobüs işlemlerini yayınlamayı ve görüntülemeyi kolaylaştırmak için atomik veri yolu işlemlerine dahil edildiğini vurgulamak içindir. TVM'ler tarafından modellenen veri yolu işlemlerinin görselleştirmeleri, bir protokol çözümleyicisi veya otobüs dinleyicisi.

Referanslar

  • Mitchel, Donna (2001). "Manuel ve Otomatik VHDL / Verilog Test Bench Kodlama Teknikleri" (PDF). Dedicated Systems Magazine. 9 (2). Arşivlenen orijinal (PDF) 22 Ocak 2004. Alındı 8 Nisan 2013.