Tensilica Talimat Uzantısı - Tensilica Instruction Extension

Tensilica Talimat Uzantısı özelleştirmek için kullanılan tescilli dili ifade eder Tensilika 's Xtensa işlemci çekirdek mimarisi.

TIE kullanarak, kullanıcı özel talimatlar ve kayıt dosyaları ekleyerek, çok işlemcili iletişim için TIE Bağlantı Noktalarını ve Kuyruklarını başlatarak ve önceden yapılandırılmış uzantıları (Tensilica'nın DSP'si gibi) ekleyerek Xtensa mimarisini özelleştirebilir. Yazılım uygulamaları, doğru şekilde hedeflenmiş kullanıcı tanımlı talimatlardan büyük ölçüde yararlanabilirken, TIE bağlantı noktaları ve TIE kuyrukları, işlemci çekirdeğine ayrı giriş ve çıkış arabirimleri ekleyerek çok işlemcili iletişimi kolaylaştırır. TIE dilini ve Xtensa Xplorer araç setini kullanarak, işlemci ISA'sını genişletmek için kullanılan talimatların oluşturulması ve doğrulanması otomatikleştirilir. Bu tür bir otomasyon, tipik olarak aynı işlevsellik için geliştirilen tipik bir donanımın proje süresinin büyük bir yüzdesini tüketen donanım doğrulama süresini azaltmaya yardımcı olur.

Tarih

Xtensa işlemcilerin talimat setini genişletmek için Tensilica tarafından TIE eklendi.

TIE Oluşturma

TIE kodu iki şekilde oluşturulabilir. TIE şunlar olabilir:

  1. Manuel olarak yazılır ve gerekli işlemci çekirdeğine eklenir.
  2. Xtensa Xpress kullanılarak otomatik olarak oluşturulur.

Manuel kodlama şuna benzer: programlama kullanma Verilog, bir Donanım açıklama dili. TIE kodunun otomatik üretimi, Xtensa Xpress aracı kullanılarak yapılır. Bu, önce kodun Xplorer ve Xtensa Xpress araçlarını kullanarak derlenmesi ve çalıştırılmasıyla yapılır. Xpress, işlemci üzerinde yürütülecek kodu analiz eder ve işlemci çekirdeği için ek TIE talimatları oluşturur. Bu ek talimatlar, C /C ++ derleyici, herhangi bir manuel müdahaleyi önleyerek montaj kodunu oluşturur. Bu, otomatik TIE oluşturma sürecine tam bir kullanıcı soyutlaması sağlar.

C / C ++ arabirimi

TIE genişletilmiş talimatları, TIE dilinde "işlemler" olarak adlandırılır. TIE derleyicisi her TIE işlemi için derleyici iç bilgileri ürettiğinden, TIE talimatları doğrudan C dilinin işlev çağrısı semantiği kullanılarak çağrılabilir. C derleyicisi, TIE içsellerini, oluşturulan montaj kodunda yürütülecek uygun talimatlara çevirmekle ilgilenir.

TIE Derlemesi

TIE derleyicisi, TIE dilinde yazılmış kodu derlemek için kullanılır. TIE derleyicisi, işlemci çekirdeğine yapılan tasarımcı tanımlı donanım talimatlarının oluşturulmasını otomatikleştirir.

TIE derlemesi aşağıdaki çıktıları üretir:

  1. ISS kullanılarak simüle edilebilen bir Modelleme Ortamı
  2. Kullanılacak TIE iç özelliklerini içeren Yapılandırılmış İşlemci Çekirdeği için Derleyici Araç Zinciri
  3. TIE için Donanım RTL Kaynak Kodu ve EDA sentez ve Doğrulama için komut dosyaları

TIE Testi ve Doğrulaması

Kod, TIE derleyicisi kullanılarak derlendikten sonra, işlevselliği doğrulamak için gereken minimum iki doğrulama ve test düzeyi vardır.

  1. Yazılım testi: C / C ++ 'dan TIE işlemlerinin iç arayüzlerini kullanarak, TIE'ler ilk olarak gerekli uygulama işlevselliğini test eden C koduyla entegre edilir. Bu entegrasyondan sonra, Xtensa çekirdeği üzerinde çalışan yazılımın testi, PC üzerindeki yazılım simülatörü kullanılarak gerçekleştirilir (PC üzerindeki Xtensa simülatörüne Komut Seti Simülatörü - ISS denir).
  2. Donanım Doğrulaması: TIE derleyicisinin çıktısı RTL ve Netlists, Modelsim gibi çeşitli simülatörlere girdi olarak verilir. TIE'nin gerekli işlevselliği, donanım simülasyonu ile doğrulanır. Bu tür bir doğrulama, gerekli yazılımın işlevselliği açısından test edilebildiği bir Donanım / Yazılım ortak simülasyon ortamının hazırlanmasını gerektirir.

Misal

Ayrıca bakınız

  • Xtensa Yapılandırılabilir işlemci çekirdeği
  • Verilog Donanım açıklama dili

Dış bağlantılar